-==<XTBA>==-

Windows ne demande jamais à Chuck Norris d'envoyer le rapport d'erreur. Bill Gates vient le chercher lui même, avec toutes ses excuses.
Nous sommes le sam. 5 juil. 2025, 02:56

Heures au format UTC+03:00




Poster un nouveau sujet  Répondre au sujet  [ 3 messages ] 
Auteur Message
MessagePosté : jeu. 3 déc. 2009, 01:34 
Hors ligne
VIP
VIP
Avatar de l’utilisateur

Enregistré le : sam. 17 janv. 2009, 23:19
Messages : 3442
Pseudo Boinc : [XTBA>TSA] augur
Localisation : 57 67
Gravé en 45nm, et comportant 1,3 milliard de transistors, pour une surface de 576mm², le processeur est donc doté de 48 coeurs IA, autrement dit des coeurs x86, regroupés sur le même die. Les coeurs sont agencés de la façon suivante : 24 unités comprenant chacune deux coeurs. Sur chaque unité, on retrouve de la mémoire cache de second niveau ainsi qu'une partie dite de routage et une zone intitulée Message Buffer pour un échange d'informations direct entre les deux coeurs. Pourquoi évoquons nous un routeur ?

Le TCP-IP au sein d'un micro-processeur


Intel a en effet choisit une approche inédite dans la conception de cette puce qui reproduit en quelque sorte le fonctionnement des serveurs dans un centre de données. Chacun des coeurs est en fait connecté aux autres coeurs par un réseau ultra rapide utilisant le protocole TCP/IP : un réseau en topologie mesh. Au lieu de déplacer les données d'un serveur à l'autre, les données sont ici véhiculées d'un coeur à l'autre de la puce. D'où le nom quelque peu conceptuel donné à ce prototype : Intel Single-chip Cloud Computer.

L'avantage de ce schéma de fonctionnement est de réduire le recours à la mémoire externe, forcément plus lente. Les applications peuvent gérer dynamiquement les coeurs à utiliser, et une grappe de coeurs peut travailler de concert sur une tâche alors qu'une autre grappe de coeurs effectue autre chose. Intel annonce une bande passante de 256 Go/s pour le réseau reliant ses coeurs.

La puce dispose au passage de quatre contrôleur mémoire embarqués, des contrôleurs de classe DDR3 et peut gérer un maximum de 32 Go de mémoire vive. Il est à noter que l'architecture de cette puce fait un trait sur le contrôle matériel de la cohérence des caches. Intel élimine ici une complexité matérielle certaine préférant explorer d'autres alternatives comme de nouvelles méthodes de partage des données ou bien le recours à une cohérence des caches adaptative contrôlée par logiciel.

Niveau consommation électrique, Intel annonce une consommation en idle de 25 Watts contre 125 Watts pour la puce en pleine charge.

Toutes les infos que que j'aime, elle vienne de là : http://www.clubic.com/actualite-313982- ... oeurs.html (et non du blues) :p

_________________
Image

Kévin, sor deux sec or !!


Haut
   
MessagePosté : jeu. 3 déc. 2009, 03:26 
Hors ligne
La chose a Biour
La chose a Biour
Avatar de l’utilisateur

Enregistré le : sam. 4 oct. 2008, 00:47
Messages : 17320
Pseudo Boinc : [XTBA>TSA] Poulpito
Localisation : Grenoble (38)
on se rapproche des intel 100coeurs avec tcpip embarqués :bounce


Haut
   
MessagePosté : jeu. 3 déc. 2009, 10:18 
Hors ligne
Moderateur
Moderateur
Avatar de l’utilisateur

Enregistré le : mar. 7 oct. 2008, 10:56
Messages : 8100
Pseudo Boinc : [XTBA>TSA] chili69
Localisation : Anne scie
X86, donc ça sert à rien pour le moment :sweat:

_________________
Image


Haut
   
Afficher les messages postés depuis :  Trier par  
Poster un nouveau sujet  Répondre au sujet  [ 3 messages ] 

Heures au format UTC+03:00


Qui est en ligne

Utilisateurs parcourant ce forum : Aucun utilisateur enregistré et 1 invité


Vous ne pouvez pas poster de nouveaux sujets
Vous ne pouvez pas répondre aux sujets
Vous ne pouvez pas modifier vos messages
Vous ne pouvez pas supprimer vos messages
Vous ne pouvez pas joindre des fichiers

Rechercher :
Aller à :  
Développé par phpBB® Forum Software © phpBB Limited
Traduit par phpBB-fr.com