-==<XTBA>==-

AnandTech a pu obtenir auprès d’AMD quelques précisions concernant l’architecture Bulldozer, et plus précisément sur les implications de l’intégration de deux blocs destinés à l’exécution des entiers.
cf : cette actualité



Il existe ainsi au sein de chaque core Bulldozer deux blocs destinés à l’exécution des entiers. Ces blocs sont complets, c'est-à-dire qu’ils disposent chacun d’un cache, d’un scheduler et de 2 AGU + 2ALU. On notera au passage que sur un core K10, on trouve un seul bloc d’exécution pour les entiers mais qu’il intègre 3 AGU et 3 ALU. En flottant un seul bloc d’exécution sera présent. Il pourra être partagé entre les deux core logique et intégrera deux unités 128 bits de type FMAC, alors que le K10 intégrait 3 unités 128 bits mais spécialisés (FSTORE, FMUL et FADD).

Même si il ne s’agit ici que des premières informations sur Bulldozer, on peut dire que cette architecture est innovante. Si il est impossible de savoir ce qu’elle vaudra par rapport au Sandy Bridge d’Intel, il est certain qu’elle devrait offrir par rapport au K10 des avancées indéniables en terme de performances, particulièrement dans le domaine du calcul d’entiers.

_________________

Kévin, sor deux sec or !!